Stöbern
genialokal zum Startbildschirm hinzufügen
Installieren Sie die genialokal App auf Ihrem Startbildschirm für einen schnellen Zugriff und eine komfortable Nutzung.
Installieren Sie die genialokal App auf Ihrem Startbildschirm für einen schnellen Zugriff und eine komfortable Nutzung.
Tippen Sie einfach auf Teilen:
Und dann auf "Zum Home-Bildschirm [+]".
Ihr gewünschter Artikel ist in 0 Buchhandlungen vorrätig - wählen Sie hier eine Buchhandlung in Ihrer Nähe aus:
Verilog ist die neben VHDL am weitesten verbreitete Hardware-Beschreibungssprache (HDL) für den Entwurf und die Beschreibung elektronischer Schaltkreise und Systeme. Gegenüber VHDL bietet Verilog vor allem den Vorteil der leichteren Erlernbarkeit, da es auf der im Ingenieurbereich weit verbreiteten Sprache C aufgebaut ist. Das Buch von Bernhard Hoppe vermittelt alle relevanten Grundlagen und Anwendungsmöglichkeiten von Verilog und ermöglicht so einen schnellen Einstieg und Überblick. Es ist konzipiert als Lehrbuch für Studierende der Elektrotechnik im Hauptstudium, eignet sich aber auch zum Selbststudium für Berufspraktiker und andere Interessierte. Jedes Kapitel enthält Übungsaufgaben mit Lösungen; dem Buch ist eine CD mit Powerpoint-Folien für den Unterricht, einer Laboranleitung mit Zugang zu der XILINX Studentenversion für den Simulator MODELSIM und Quellcodes beigelegt.
Prof. Dr. Bernhard Hoppe arbeitete von 1986-1989 bei den Siemens Forschungslaboratorien in München und anschließend für vier Jahre am IC-Design-Zentrum der VDO Adolf Schindling. Seit 1993 ist er Professor für Elektrotechnik an der FH Darmstadt und dort seit 2002 Leiter des internationalen Studiengangs "Master of Science in Electrical Engineering".
- Einführung: Geschichte der Sprache; Was sind HDLs; Vergleich Verilog/VHDL; Normung der Sprache durch IEEE als Verilog 2001 - Designmethoden für digitale Schaltungen; Implementierungstechniken (ASIC, FPGA etc.) - Verilog-Grundlagen: Primitive, Datentypen, Operatoren - Aufbau von Verilog-Modellen - Simulation von Schaltungsmodellen in Verilog, Signalgeneratoren und Testbenches - Strukturelle Modelle und Hierarchien - Verhaltensmodellierung mit Verilog - Zustandsautomaten und Datenpfadmodelle - Designbeispiele - Vergleich Verilog/VHDL - Cosimulation von gemischten Verilog/VHDL-Modellen - Anhänge
